Интернет-магазин My-shop.ru
Акции   
Персональный раздел v
   Доставка    Оплата    Скидки    Форум    Помощь
для Москвы  +7 (495) 638-53-38
бесплатно для РФ  +7 (800) 100-53-38
 
0
Красиво и практично!Новогодние наборы My-shop.ru — лучшее решение вопроса с подарками под ёлку!Удобно и выгодно!
• 
Образование, учебная литература (188631)
• 
ВУЗовская литература (28987)
• 
Информатика. Электроника. Связь (1840)
• 
Учебники: основные (395)



Архитектуры вычислительных систем. Учебник

Сергеев С.Л. (найти все товары)

Архитектуры вычислительных систем. УчебникВ учебнике рассмотрена архитектура компьютера на уровне системы команд и адресов. Изложение опирается на минимальное понимание работы "железа" и операционных систем, от читателя требуется лишь знание четырех действий арифметики. Описаны представление данных, диапазон и точность, системы счисления, коды чисел, разновидности команд передачи управления, структура циклов, методы организации переменных адресов. Подробно рассмотрены структура подпрограмм, организация вызова и возврата, методы передачи параметров и сохранения регистров и соответствующие им команды. Описаны конвейер команд и связанные с ним проблемы. Представлены современные направления развития архитектур: RISC- и CISC-процессоры, архитектуры со словом сверхбольшой длины.

Издательство: БХВ-Петербург

Рейтинг: - (голосов: 0)
Ваша оценка: 1 2 3 4 5  

дата выпуска: 2010 г. 
язык: русский
количество томов: 1
количество страниц: 240 стр.
переплет: твердый
формат: 70x100/16 (170x240 мм)
стандарт: 9 шт.
возрастная категория: 18+ (нет данных)
код системы скидок: 25
код в My-shop.ru: 594650

ISBN: 978-5-9775-0575-8


Сергеев С.Л.автор/составительСергеев С.Л., найти все товары


Содержание:

Оглавление. Введение 7

Глава 1. Представление данных в компьютере

11
1.1. Системы счисления 11
1.1.1. P-ичная система счисления 11
1.1.2. Правило перевода из одной системы счисления в другую 13
Целые 13
Числа, меньшие единицы 15
Общее правило перевода 16
1.1.3. Двоичная и вспомогательные системы 18
Примеры перевода из двоичной системы 21
Примеры перевода в двоичную систему 22
1.1.4. Другие системы счисления 23
1.2. Представление двоичных чисел 26
1.2.1. Целые 26
Беззнаковые числа 26
Прямой код 26
Обратный код 27
Дополнительный код 28
Смещенный код 29
1.2.2. Дробные числа 31
Числа с фиксированной точкой 31
Числа с плавающей точкой 32
1.2.3. Диапазон и точность 34
Максимальное и минимальное числа 35
Абсолютная погрешность 36
Относительная погрешность 38
1.3. Представление текстов 40
1.3.1. Кодирование символов 40
1.3.2. Кодирование десятичных чисел 41
1.3.3. Битовые строки 42

Глава 2. Компьютерные вычисления

45
2.1. Операции с битовыми строками 45
2.1.1. Логические сдвиги 45
2.1.2. Операции математической логики 47
2.1.3. Маски 50
2.2. Арифметика целых 52
2.2.1. Операции с беззнаковыми числами 53
2.2.2. Сложение и вычитание целых в прямом коде. Сравнение и признаки результата 55
2.2.3. Сложение и вычитание в дополнительном коде 57
2.2.4. Умножение и деление целых чисел 63
2.2.5. Арифметический сдвиг 65
2.3. Арифметика с плавающей точкой 66
2.3.1. Сложение и вычитание 67
2.3.2. Умножение 70
2.3.3. Деление 72
2.3.4. Квадратный корень 73
2.4. Десятичная арифметика 74

Глава 3. Команды арифметико-логического типа и адресация

79
3.1. Принципиальная схема компьютера 79
3.1.1. Компьютер в целом 79
3.1.2. Память 81
Ячейка 81
Команда 81
Локальная операция 82
3.1.3. Процессор 84
3.2. Основные этапы выполнения команды арифметического типа 85
3.2.1. Трехадресная машина 86
3.2.2. Двухадресные машины 89
Двухадресные машины первого типа 89
Двухадресные машины второго типа 92
3.2.3. Одноадресные машины 96
3.2.4. Сравнение машин разной адресности 98
3.3. Машины с регистрами общего назначения 100
3.3.1. Система команд фиксированной длины 101
3.3.2. Система команд разной длины. Байтовая память 102
3.4. Косвенные, непосредственные и относительные адреса 106
3.4.1. Косвенный адрес 106
3.4.2. Непосредственный адрес 108
3.4.3. Использование регистрового и непосредственного адресов для формирования адресов памяти 111
4.4.4. Относительный адрес 112
3.5. Пересылки 113
3.5.1. Обмен с внешней памятью 115

Глава 4. Команды передачи управления и циклы

117
4.1. Переходы 117
4.1.1. Разветвления в алгоритмах и программах 117
4.1.2. Безусловные переходы 119
4.1.3. Условные переходы. Признаки результата 120
4.1.4. Безусловные и условные переходы по смещению 123
4.2. Циклы 126
4.2.1. Классификация циклов 126
Цикл с заданным числом повторений 128
Цикл итерационного типа 129
Цикл смешанного типа 130
Кратный цикл 131
4.1.2. Переадресация 132
Переадресация с помощью констант, восстановление 132
Косвенные адреса 135
Автоинкремент/декремент 137
Стек 138
Индексный регистр 141
4.2.3. Сложные команды управления циклом 145
Команда управления + продвижение индекса 145
Команда управления + счетчик 145
Команда управления + индексирование + счетчик 146

Глава 5. Подпрограммы и ввод/вывод

149
5.1. Подпрограммы 149
5.1.1. Схема взаимодействия ПП с главной программой 149
5.1.2. Вызов ПП и возврат 152
Засылка в ПП команды возврата 153
Сохранение адреса возврата в регистре 155
Использование стека 158
5.1.3. Передача параметров 160
Стандартные ячейки или регистры 160
Передача параметров через косвенный адрес 161
Передача параметров через стек 163
5.1.4. Сохранение регистров 163
Сохранение регистров в стеке 164
5.1.5. Настройка по месту 167
5.2. Операции ввода/вывода 169
5.2.1. Программно управляемый ввод/вывод 169
5.2.2. Ввод/вывод по прерываниям 171
Прерывания 171
Обработчик прерывания и контроллер 173
5.2.3. Прямой доступ к памяти 174

Глава 6. Параллельность работы и иерархия памяти

175
6.1. Основные идеи 175
6.1.1. Иерархия памяти. Идея 175
6.1.2. Параллельность работы. Идея 178
6.1.3. Технология взаимодействия уровней памяти 179
6.2. Виртуальная память 182
6.2.1. Диск 183
6.2.2. Страничная организация памяти 186
Анализ страничной организации 190
Буфер быстрого преобразования адреса 192
6.2.3. Сегментная организация 193
6.2.4. Выводы по использованию виртуальной памяти 197
6.3. Кэш-память 197
6.3.1. Кэш прямого отображения 198
Чтение из кэша 202
Запись в кэш 204
Секторированный кэш 206
6.3.2. Ассоциативный кэш 207
6.3.3. Множественно-ассоциативный кэш 208

Глава 7. Организация процессора

211
7.1. Конвейер команд 211
7.1.1. Организация конвейера 211
7.1.2. Задержки конвейера 213
Задержка работы устройств 214
Конфликты по ресурсам 216
Явный конфликт по данным 218
Скрытые конфликты по данным 220
7.1.3. Передача управления 221
Безусловный переход 222
Условный переход 223
7.2. Основные направления развития систем команд 226
7.1.1. RISC-процессоры 226
7.1.2. CISC-процессоры 228
Суперконвейер 229
Суперскалярный конвейер 229
RISC-ядро 230
7.1.3. Архитектуры с командным словом сверхбольшой длины 231
Список литературы 233
Предметный указатель 235



219 руб.
в наличии*
ориентировочная дата отгрузки: 13.12.2016 (Вт.)
шт.
отложить

|