Вводный курс цифровой электроники

ПРЕДИСЛОВИЕ
ГЛАВА 1.
ВВЕДЕНИЕ
ГЛАВА 2.
КОДИРОВАНИЕ И СИСТЕМЫ СЧИСЛЕНИЯ
2.1. Коды
2.2. Двоичный код
2.3. Арифметические операции с
фиксированной запятой в двоичной системе
2.3.1. Целочисленное сложение в двоичной
системе
2.3.2. Сложение чисел с фиксированной запятой
2.3.3. Представление с помощью обратного
кода
2.3.4. Представление с помощью двойного
дополнения (точное дополнение, two's complement)
2.3.5. Вычитание при представлении с помощью
точного дополнения
2.3.6. Переполнение числового диапазона
2.3.7. Умножение
2.3.8. Деление
2.4. Представление вещественных чисел с
плавающей запятой
2.4.1. Введение: представление с плавающей
запятой в десятичной системе счисления
2.4.2. Представление с плавающей запятой в
двоичной системе счисления
2.4.3. Особые представления чисел
2.5. Шестнадцатеричный код
2.6. Восьмеричный код
2.7. Код Грея
2.8. Двоично-десятичный код
2.9. Алфавитно-цифровые коды
2.10. Упражнения
ГЛАВА 3.
ПЕРЕКЛЮЧАТЕЛЬНАЯ АЛГЕБРА
3.1. Переключательная переменная и
переключательная функция..
3.2. Двухразрядные переключательные
функции
3.3. Вычислительные правила
3.4. Упрощенное обозначение
3.5. Каноническая дизъюнктивная нормальная
форма (KDNF)
3.6. Каноническая конъюнктивная нормальная
форма (KKNF)
3.7. Представление функций с помощью KKNF
и KDNF
3.8. Минимизация с помощью
переключательной алгебры
3.9. Символическое обозначение логических
элементов
3.9.1. Основы структуры символов
3.9.2. Индексация зависимости
3.9.3. Зависимость вида И (G)
3.9.4. Зависимость по типу ИЛИ (V)
3.9.5. Зависимость по типу EXOR (N)
3.9.6. Образующая соединение зависимость (Z)
3.9.7. Зависимость с передачей (X)
3.10. Упражнения
ГЛАВА 4.
ПРИНЦИПЫ РАБОТЫ ЛОГИЧЕСКИХ ВЕНТИЛЕЙ
4.1. Положительная и отрицательная логика
4.2. Определение времени переключения
4.3. Передаточная характеристика, запас по
помехоустойчивости
4.4. Вентили
4.4.1. Вентили с открытым коллектором (open
collector)
4.4.2. Вентиль с тремя состояниями
4.5. Упражнения
ГЛАВА 5.
СХЕМОТЕХНИКА
5.1. КМОП
5.1.1. Нагрузочная способность
5.1.2. Основные схемы NAND и NOR
5.1.3. Передаточный вентиль
5.1.4. Элемент с тремя состояниями
5.1.5. Специфические свойства КМОП
5.2. ТТЛ
5.2.1. Нагрузка выходов
5.3. Эмиттерно-связанная логика
5.4. Интегральная инжекционная логика (I2L)
5.5. Рассеиваемая мощность и характеристики
переключения транзисторных переключателей
5.6. Упражнения
ГЛАВА 6.
ЛОГИЧЕСКИЕ СХЕМЫ
6.1. Минимизация с помощью диаграмм Карно -
Вейча
6.1.1. Минимизация KDNF
6.1.2. Минимизация нормальной KKNF
6.1.3. Диаграммы Карно - Вейча для 2, 3, 4, 5, 6
входных переменных
6.1.4. Неполностью заданные функции
6.2. Способ Квина - Мак-Класки
6.3. Другие направления оптимизации
6.3.1. Преобразование логической схемы И/ИЛИ
в схему НЕ-И
6.3.2. Преобразование логической схемы ИЛИ/И
в логическую схему НЕ-ИЛИ
6.4. Воздействие времени задержки на
логические схемы
6.4.1. Отрицательное воздействие на структуру
6.4.2. Отрицательное воздействие на
функционирование
6.4.3. Классификация отрицательных
воздействий
6.5. Упражнения
ГЛАВА 7.
АСИНХРОННЫЕ СХЕМЫ ПЕРЕКЛЮЧЕНИЯ
7.1. Принципиальные особенности структуры
триггеров
7.2. Анализ асинхронных триггеров
7.3. Систематический анализ
7.4. Анализ с учетом задержки вентилей
7.5. Элементы ЗУ
7.5.1. RS-триггер
7.5.2. RS-триггер с тактовым входом
7.5.3. D-триггер
7.5.4. D-триггер с управлением по переднему
фронту импульса
7.5.5. Управление по двум фронтам
7.5.6. JK-триггер
7.5.7. Т-триггер
7.5.8. Пример
7.5.9. Обобщенные сведения о триггерах
7.6. Упражнения
ГЛАВА 8.
СИНХРОННЫЕ ДРАЙВЕРЫ
8.1. Пример 1: "Двоичный счетчик"
8.2. Переключатель Мура
8.3. Схема Мили
8.3.1. Пример 2: Схема Мили "Управление машиной"
8.3.2. Реализация управления машиной в виде
распределительного устройства Мура
8.4. Кодирование состояний
8.4.1. Двоичное кодирование
8.4.2. Кодирование по коду Грея
8.4.3. Кодирование, ориентированное на вывод
8.4.4. "Горячее" кодирование
8.5. Выбор триггеров
8.6. Временные характеристики схем
переключения
8.7. Упражнения
ГЛАВА 9.
МУЛЬТИПЛЕКСОРЫ И ПРЕОБРАЗОВАТЕЛИ КОДА
9.1. Мультиплексор
9.1.1. Реализация функций мультиплексора
9.2. Преобразователь кода
9.2.1. Преобразователь двоично-десятичного
кода в десятичный код 7442
9.2.2. Демультиплексор
9.2.3. Генерирование наборов функций
9.3. Аналоговые мультиплексоры и
демультиплексоры
9.4. Упражнения
ГЛАВА 10.
ЦИФРОВЫЕ СЧЕТЧИКИ
10.1. Асинхронный счетчик
10.1.1. Двоичный счетчик по модулю 8
10.1.2. Счетчик по модулю 6
10.1.3. Асинхронный обратный счетчик
10.1.4. Временные характеристики асинхронных
счетчиков
10.2. Синхронные счетчики
10.2.1. 4-битовый двоичный счетчик
10.2.2. Счетчик по модулю 6 с использованием
кода Грея
10.2.3. Синхронный 4-битовый реверсивный
двоичный счетчик 74191
10.3. Упражнения
ГЛАВА 11.
РЕГИСТРЫ СДВИГА
11.1. Временные характеристики регистров
сдвига
11.1.1. Регистр сдвига на микросхеме 74194
11.2. Регистр сдвига с обратной связью
11.2.1. Счетчик Мебиуса, счетчик Джонсона
11.2.2. Псевдослучайные последовательности
11.3. Упражнения
ГЛАВА 12.
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
12.1. Полный сумматор
12.2. Последовательный сумматор
12.3. Сумматор с последовательным переносом
(ripple-carry-adder)
12.4. Сумматор с параллельным переносом
12.4.1. Каскадирование сумматоров с
параллельным переносом
12.4.2. Сравнение сумматоров
12.5. Арифметико-логические вычислительные
устройства (ALU, АЛУ)
12.5.1. Примеры операций
12.6. Компараторы
12.6.1. 2-битовый компаратор
12.6.2. Каскадируемые компараторы
12.7. Упражнения
ГЛАВА 13.
ЦИФРОВЫЕ ЗУ
13.1. Принципиальная структурная схема ЗУ
13.2. ROM
13.3. PROM
13.4. EPROM
13.5. EEPROM
13.6. EAROM
13.7. NOVRAM
13.8. RAM
13.8.1. Статическое RAM
13.8.2. Пример работы RAM
13.9. Динамическое RAM (DRAM)
13.9.1. Структура DRAM
13.9.2. Пример DRAM
13.10. SDRAM (синхронная DRAM)
13.11. DDR-RAM (DRAM с двойной скоростью
передачи данных)
13.12. Память ковшовой цепи
13.12.1. Примеры FIFO
13.13. Каскадирование ЗУ
13.14. Увеличение длины слов
13.15. Увеличение емкости ЗУ
13.15.1. Полное декодирование
13.15.2. Частичное декодирование
13.15.3. Линейное декодирование
13.16. Упражнения
ГЛАВА 14.
ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ - ПЛМ
14.1. Семейства ASIC
14.2. ПЛИС (PLD)
14.2.1. Типы PLD - ПЛИС
14.3. ROM, EPROM, EEPROM
14.4. PLA
14.5. PAL
14.6. GAL
14.7. Программирование ПЛИС (PLD)
14.7.1. Тестирование
14.8. Программируемые логические матрицы -
ПЛМ (FPGA)
14.8.1. Структура FPGA
14.8.2. Конфигурируемые логические блоки (CLB)
14.8.3. IO-блоки
14.8.4. Соединительные линии
14.8.5. Программирование FPGA
14.9. СPLD
14.9.1. Структура CPLD
14.9.2. Блоки логических массивов (LAB)
14.9.3. IO-контроль
14.9.4. Размер CPLD
14.10. Вентильные матрицы
14.10.1. Структура канализированных вентильных
матриц
14.11. ASIC со стандартными ячейками
14.12. ASIC на основе полностью заказного
проектирования
14.13. Упражнения
ГЛАВА 15.
ЯЗЫК ПРОЕКТИРОВАНИЯ VHDL
15.1. Методы проектирования цифровых схем
15.2. Структура VHDL
15.3. Типы
15.4. Операторы
15.5. Объект
15.6. Архитектура
15.7. Процессы
15.8. Структурное проектирование
15.9. Шины
15.10. Упражнения
ГЛАВА 16.
МИКРОПРОЦЕССОРЫ
16.1. Принцип работы интегрированных схем
переключения
16.2. Компьютер фон Неймана
16.2.1. Операционный блок
16.2.2. Управляющее устройство
16.2.3. Запоминающее устройство (память)
16.2.4. Устройства ввода-вывода
16.2.5. Режим работы
16.3. Архитектура ATmega16
16.3.1. Выводы микросхемы ATmega16
16.3.2. Регистры центрального процессора
16.3.3. Программная память
16.3.4. ЗУ для хранения данных
16.3.5. Процедуры выполнения команд
16.4. Программирование на ассемблере
16.5. Типы адресации
16.6. Набор команд
16.6.1. Соглашения
16.6.2. Команда перемещения
16.6.3. Загрузка байтов
16.6.4. Запись байтов
16.6.5. Арифметические операции: Отрицание
16.6.6. Арифметические операции: сложение и
вычитание
16.6.7. Арифметические инструкции: установка и
очистка битов в регистре
16.6.8. Арифметические команды: проверка и
сравнение
16.6.9. Арифметические команды: логические
операции
16.6.10. Команды сдвига и ротации
16.6.11. Команды удаления и вставки флагов в
SREG
16.6.12. Безусловный адресный переход
16.6.13.Относительный переход по адресу
16.6.14. Условно адресуемые команды перехода
16.6.15. Команды перехода
16.6.16. Команды подпрограмм
16.7. Инструкции на языке ассемблера
16.8. Обработка прерываний
16.9. Задания
ПРИЛОЖЕНИЯ
A.1. Обозначения функций
A.2. Набор команд микроконтроллера ATmega16
A.3. Решения задач
А.4. Литература
А.5. Предметный указатель