Книги / Компьютерная литература / Разработка ПО / Языки и среды программирования, технологии и т.п. / Прочие издания

Логическое проектирование и верификация систем на SystemVerilog

Дональд Томас

Код товара: 3708436

(0 оценок)Оценить

ОтзывНаписать отзыв

ВопросЗадать вопрос

1 / 2

PDF

-35%

1 915

2 945

Доставим в

г. Москва

Планируемая дата

27 апреля (Сб)

Курьером

бесплатно от 3 500 ₽

В пункт выдачи

от 77 ₽

бесплатно от 2 000 ₽

Точная стоимость доставки рассчитывается при оформлении заказа

Издательство:

ДМК-Пресс

Год издания:

Редактор:

Переводчики:

Описание

Характеристики

Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации.
Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров.
Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog.
Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.

количество томов

количество страниц

384 стр.

переплет

Мягкая обложка

размеры

220x159x22 мм

страна изготовления

Россия

цвет

Зелёный

тип бумаги

офсетная (60-220 г/м2)

формат

70x100/16 (170x240 мм)

ISBN

978-5-97060-619-3

стандарт

14 шт.

возрастная категория

18+ (нет данных)

вес

540 г

код в Майшоп

3708436

язык

русский

Содержание

Предисловие: об этой книге
Предисловие от издательства
Контекст: проектирование на уровне регистровых
передач
Благодарности
Глава 1. Введение
Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ
Глава 2. Комбинационные схемы
Глава 3. Конечные автоматы
Глава 4. Предположение о синхронности
Часть II. АППАРАТНЫЕ ПОТОКИ
Глава 5. Аппаратные потоки (конечные автоматы с
трактом данных)
Глава 6. Интерфейсы
Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ
Глава 7. Введение в тестовые окружения
Глава 8. Параллельные тестовые окружения
Глава 9. Утверждения и последовательности
Глава 10. Функционально покрытие
Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ
Глава 11. Процедурные модели
Глава 12. Структурные модели
Глава 13. Массивы
Глава 14. Работа симулятора
Предметный указатель

Отзывы

Вопросы

Поделитесь своим мнением об этом товаре с другими покупателями — будьте первыми!

Дарим бонусы за отзывы!

За какие отзывы можно получить бонусы?

За уникальные, информативные отзывы, прошедшие модерацию

Как получить больше бонусов за отзыв?

Публикуйте фото или видео к отзыву
Пишите отзывы на товары с меткой "Бонусы за отзыв"

Правила начисления бонусов

Задайте вопрос, чтобы узнать больше о товаре

Если вы обнаружили ошибку в описании товара «Логическое проектирование и верификация систем на SystemVerilog» (авторы: Дональд Томас), то выделите её мышкой и нажмите Ctrl+Enter. Спасибо, что помогаете нам стать лучше!