Основы проектирования субмикронных микросхем

Вместо предисловия - дайджест
Введение
Глава 1. Физические основы работы полевых
транзисторов
1.1. Физические основы работы субмикронных
МОП-транзисторов
1.1.1. Типовая структура МОП-транзистора
1.1.2. Глубина области обеднения
1.1.3. Определение величины заряда в слое
инверсии
1.1.4. Оценка толщины инверсионного слоя
1.2. Анализ работы МОП-транзистора с
длинным каналом
1.2.1. Анализ влияния подложки на работу
МОП-транзистора
1.2.2. Выражения для оценки значения
допорогового тока
1.3. Анализ физических процессов,
происходящих в субмикронном
МОП-транзисторе
1.3.1. Анализ физических эффектов, влияющих
на пороговое
напряжение МОП-транзистора
1.3.2. Методы ограничения эффекта сквозного
пробоя
1.3.3. Эффект возникновения тока утечки стока
МОП-транзистора,
обусловленный влиянием его затвора
Литература к главе 1
Глава 2. Особенности конструктивно-
схемотехнического проектирования субмикронных
микросхем
2.1. Основные проблемы проектирования
микросхем с субмикронными
проектными нормами
2.2. Основные тенденции развития
кремниевых БИС
2.3. Пути уменьшения величины потребления
мощности
в субмикронных БИС
2.4. Взаимосвязь утечки и статического
потребления мощности
в структуре субмикронного МОП-транзистора
2.4.1. Пути уменьшения потребления мощности
в субмикронных
КМОП-БИС
2.4.2. Анализ токов, протекающих в
субмикронном
МОП-транзисторе
2.4.3. Физические причины возникновения токов
утечки
в субмикронных кремниевых транзисторах
2.4.3.1. Подпороговый ток утечки ISUB
субмикронного
МОП-транзистора
2.4.3.2. Туннельный ток затвора 1АТЕ МОП-
транзистора
2.4.3.3. Ток выключения IQFF МОП-транзистора
2.4.3.4. Методы снижения величины статической
мощности
потребления МОП-транзистора
2.4.3.5. Особенности проектирования
субмикронных аналоговых и аналогово-цифровых
БИС с учетом статического потребления мощности
2.5. Динамическое потребление мощности
субмикронного
МОП-транзистора
2.5.1. Задержки распространения сигнала на
внутренних
межсоединениях кристалла
2.5.2. Методы снижения уровня динамической
мощности
субмикронных БИС
2.5.3. Анализ и расчет динамической мощности,
обусловленной
токами утечки
2.6. Проблемы корпусирования субмикронных
микросхем
2.7. Методы обеспечения надежности
передачи сигналов
в субмикронных микросхемах
2.7.1. Использование стандартных библиотек
проектирования
2.7.2. Использование двух внутренних
источников питающих
напряжений
2.8. Влияние температуры и разброса
технологических параметров
на характеристики кремниевых субмикронных
микросхем
2.8.1. Учет зависимости токов утечки от
температуры
2.8.1.1. Температурная зависимость токов I0N и
I0FF
2.8.1.2. Температурная зависимость
подпорогового тока ISUB
2.8.1.3. Температурная зависимость тока
перехода IJUNC
2.8.1.4. Температурная зависимость тока I
2.8.1.5. Температурная зависимость туннельного
тока
затвора IGATE
2.9. Взаимосвязь разброса параметров
технологического процесса
и численных значений токов утечки
2.9.1. Причины и виды отклонений
технологических
и топологических параметров
2.9.2. Оценка влияния разброса
технологических параметров
на токи утечки
2.10. Особенности проектирования топологии
аналоговых микросхем
с проектными нормами глубокого субмикрона
2.10.1. Учет влияния уменьшения напряжения
питания
2.10.2. Учет эффекта масштабирования и
задержки
распространения сигнала на межсоединениях
кристалла
2.11. Основные ограничения при
проектировании КМОП-микросхем
с минимальным энергопотреблением
2.11.1. Физические ограничения при
проектировании
маломощных КМОП-микросхем
2.11.2. Конструктивно-технологические
ограничения при
проектировании маломощных КМОП-микросхем
2.11.3. Схемотехнические ограничения при
проектировании
маломощных КМОП-микросхем
2.11.4. Системотехнические ограничения при
проектировании
микромощных КМОП-микросхем
2.12. Основные рекомендации разработчикам
конструкций
кремниевых субмикронных микросхем
Литература к главе 2
Глава 3. Основные характеристики цифровых
микросхем
3.1. Структурная организация цифровых
микросхем
3.1.1. Общая структура цифровых микросхем
3.1.2. Структура внутренних элементов
цифровых микросхем
3.1.3. Структура элементов согласования
цифровых микросхем
3.2. Система основных параметров и
характеристик цифровых
микросхем
3.2.1. Функциональные параметры цифровых
микросхем
3.2.2. Электрические параметры цифровых
микросхем
3.2.3. Динамические параметры цифровых
микросхем
3.3. Схемотехническое исполнение цифровых
микросхем
3.3.1. Энергетические характеристики базовых
ЛЭ цифровых
микросхем
3.3.2. Схемотехническое исполнение базовых
ЛЭ цифровых
микросхем
3.3.3. Методика выбора элементной базы
цифровых микросхем
3.4. Влияние дестабилизирующих факторов на
работоспособность
цифровых микросхем
3.4.1. Устойчивость цифровых микросхем к
электростатическому
разряду
3.4.2. Устойчивость цифровых микросхем к
воздействию
перегрузок
3.4.3. Зависимость электрических
характеристик цифровых
микросхем от режимов эксплуатации
3.4.4. Устойчивость цифровых микросхем к
воздействию помех
3.5. Паразитные элементы и эффекты в
цифровых микросхемах
3.5.1. Паразитные транзисторные элементы в
кристаллах
цифровых микросхем
3.5.2. Эффект Миллера
3.5.3. Эффект "защелкивания"
Литература к главе 3
Глава 4. Схемотехнические решения цифровых
КМОП-микросхем
4.1. Базовые логические элементы цифровых
КМОП-микросхем
4.1.1. Статические КМОП ЛЭ
4.1.2. Базовые ЛЭ динамической КМОП-логики
4.2. Элементы памяти цифровых КМОП-
микросхем
4.2.1. Элементы памяти, тактируемые уровнем
синхросигнала
4.2.2. Элементы памяти, тактируемые фронтом
синхросигнала
Литература к главе 4
Глава 5. Схемотехнические решения биполярных
микросхем
5.1. Цифровые микросхемы на биполярных
транзисторах
с диодами Шоттки
5.1.1. Базовые логические элементы ТТЛШ
цифровых микросхем
5.1.2. Базовые ЛЭ Шоттки транзисторной логики
5.1.3. Базовые ЛЭ Шоттки интегральной логики
5.1.4. Базовые ЛЭ диодно-транзисторной логики
с диодами
Шоттки
5.2. Элементы памяти ТТЛШ микросхем
5.2.1. Элементы памяти, тактируемые фронтом
синхросигнала
5.2.2. Элементы памяти, тактируемые уровнем
синхросигнала
5.3. Схемотехника входных элементов
согласования ТТЛШ
микросхем
5.3.1. Входные ЭС ТТЛШ микросхем со
стандартными ТТЛ
входными уровнями
5.3.2. Входные ЭС ТТЛШ микросхем с
повышенной
нагрузочной способностью
5.3.3. Входные ЭС ТТЛШ микросхем с
парафазными выходами
5.3.4. Входные ЭС ТТЛШ микросхем с памятью
5.3.5. Входные ЭС ТТЛШ микросхем с
повышенной
помехоустойчивостью
5.3.6. Входные ЭС с преобразованием уровней
сигналов
5.3.7. Схемы защиты цепей входных ЭС ТТЛШ
микросхем
5.4. Схемотехника выходных элементов
согласования ТТЛШ
микросхем
5.4.1. Выходные ЭС ТТЛШ микросхем то
стандартными ТТЛ
выходными уровнями
5.4.2. Выходные ЭС ТТЛШ микросхем с памятью
5.4.3. Выходные ЭС ТТЛШ микросхем с
преобразованием уровней
сигналов
5.4.4. Схемотехника цепей защиты выходных
ЭС ТТЛШ
микросхем
5.5. Цифровые микросхемы на основе
интегральной инжекционной
логики
5.5.1. Разновидности базовых элементов И2Л
микросхем
5.5.2. Элементы памяти И2Л микросхем
5.5.3. Схемотехника входных элементов
согласования
И2Л микросхем
5.5.4. Защита выводов И2Л микросхем от
перенапряжения
и статического электричества
Литература к главе 5
Глава 6. Схемотехнические решения БиКМОП-
микросхем
6.1. Базовые логические элементы БиКМОП-
микросхемы
6.2. Элементы памяти БиКМОП-микросхемы
6.3. Схемотехника входных элементов
согласования БиКМОП-
микросхемы
6.3.1. Входные ЭС БиКМОП-микросхемы с
преобразованием
уровней сигналов
6.3.2. Входные ЭС БиКМОП-микросхемы с
повышенной
нагрузочной способностью
6.3.3. Входные ЭС БиКМОП-микросхемы с
парафазными
выходами
6.3.3. Входные ЭС БиКМОП-микросхемы
повышенной
помехозащищенности
6.3.4. Входные ЭС БиКМОП-микросхемы с
памятью
6.3.5. Схемотехника цепей защиты входных ЭС
БиКМОП-
микросхемы
6.4. Схемотехника выходных элементов
согласования БиКМОП-
микросхемы
6.4.1. Выходные ЭС БиКМОП-микросхемы с
формированием
КМОП выходных уровней
6.4.2. Выходные ЭС БиКМОП-микросхемы с
формированием
ТТЛ выходных уровней
6.4.3. Выходные ЭС БиКМОП-микросхемы с
формированием
ЭСЛ выходных уровней
6.4.4. Выходные ЭС БиКМОП-микросхемы с
памятью
6.4.5. Схемотехника цепей защиты выходных
ЭС БиКМОП-
микросхемы
Литература к главе 6
Глава 7. Особенности проектирования
радиационностойких микросхем на основе КНС и
КНИ-структур
7.1. Радиационно-стойкие КМОП БИС на
основе КНИ-структур
7.2. Воздействие ионизирующего облучения
на кремний и двуокись
кремния
7.2.1. Радиационные эффекты в кремнии при
облучении
7.2.1.1. Радиационные дефекты, их комплексы и
кластеры
7.2.1.2. Особенности дефектообразования в
кремнии и поликремнии, облученном импульсами
гамма-квантов ....
7.2.2. Свойства границы раздела Si/SiO2
7.2.2.1. Общие сведения о строении SiO2
7.2.2.2. Электронная структура SiO2
7.2.3. Воздействие ионизирующего облучения
на диэлектрические
слои
7.3.3.1. Введение объемного заряда в диэлектрик
7.2.3.2. Образование быстрых поверхностных
состояний
7.2.3.3. Влияние радиации на проводимость
диэлектрических
слоев
7.2.3.4. Отжиг облученных диэлектрических
слоев
7.2.3.5. Иерархия времен радиационно-
индуцированных
процессов в структурах с диэлектриком
7.2.3.6. Пути повышения стабильности структур
с диэлектрическими слоями
7.2.4. Радиационные процессы в скрытом
диэлектрике структур
кремний-на-изоляторе
7.2.5. Сравнение радиационных свойств КНИ-
структур,
полученных разными способами
7.3. Физические явления в МОП/КНИ-
транзисторах в условиях
воздействия ИИ
7.3.1. Ионизирующее излучение
7.3.1.1. Единичные сбои
7.3.1.2. Единичная защелка
7.3.1.3. Единичное выгорание
7.3.1.4. Единичный пробой затвора
7.3.1.5. Единичное восстановление
(однотранзисторная
защелка)
7.3.2. Эффекты полной дозы
7.3.3. Эффекты импульсного облучения
7.4. Результаты экспериментальных
исследований образцов
элементной базы КМОП БИС на КНИ-структурах
7.4.1. Состав тестовых элементов
7.4.2. Методика проведения эксперимента
7.4.3. Экспериментальные результаты
7.4.3.1. Резисторы
7.4.3.2. Диоды
7.4.3.3. Конденсаторы
7.4.3.4. Транзисторы
Литература к главе 7
Глава 8. Библиотеки проектирования
субмикронных микросхем - структура и особенности
	
8.1. Маршрут процесса разработки библиотеки
проектирования,
структура стандартного PDK
8.2. Термины и определения, используемые
при описании
компонентов PDK
8.3. Стандартизация PDK
8.4. Маршрут проектирования смешанных
аналогово-цифровых
микросхем
8.5. Обобщенная информационная модель
проектирования
смешанных аналогово-цифровых ИМС
8.6. Определение состава базовой библиотеки
проектирования
и перечня стандартных элементов
8.7. Особенности разработки цифровых
библиотек для проектирования
заказных ИМС с субмикронными проектными
нормами
8.8. Конструктивно-схемотехнические
особенности проектирования
базовых элементов библиотеки субмикронных
микросхем
8.8.1. Схемы сдвига уровня напряжений
8.8.2. Схемы управления питанием
8.8.3. Библиотечные элементы изоляции
субмикронных
микросхем
8.8.4. Постоянно включенные буферы
8.9. Типовые информационные файлы PDK
библиотеки
проектирования
8.10. Стандартные модели источников тока
(CCS) PDK
8.11. Способы и примеры адаптации
стандартных инструментов
проектирования ИМС к разработкам микросхем с
проектными нормами 90, 65, 45 нм
8.11.1. Учебный (образовательный) дизайн-кит
компании Synopsys:
возможности, применение, перспективы
8.11.2. Краткий обзор EDK компании Synopsys
8.11.3. Стандартная библиотека цифровых
компонентов
фирмы Synopsys
8.11.4. Стандартная библиотека элементов
ввода-вывода
8.11.5. Стандартный набор модулей памяти PDK
8.11.6. Цепь фазовой синхронизации PLL
8.11.7. География применения и перспективы EDK
8.12. Состав учебных дизайн-китов,
предоставляемых Центром
микроэлектроники IMEC
Литература к главе 8
Глава 9. Маршруты проектирования цифровых
микросхем и систем-на-кристалле
9.1. Выбор маршрута проектирования
микросхемы
9.2. Этап системного проектирования
9.3. Этап функционального проектирования
9.4. Этап логического проектирования
9.5. Этап физического (топологического)
проектирования
9.6. Этап физической верификации и
подготовки к производству
9.7. Аттестация проекта
9.8. Маршруты проектирования систем-на-
кристалле
9.8.1. Тенденции развития средств
проектирования
9.8.2. Методология проектирования SoC
9.8.3. Маршрут проектирования SoC
9.8.4. Системное проектирование SoC
9.8.5. Программные средства САПР для
системного уровня
9.9. Практический пример моделирования
системы-на-кристалле
9.9.1. Стандартный маршрут проектирования "СнК"
фирмы Cadence
9.9.2. Описание среды моделирования и
верификации
9.9.3. Проект в среде Cadence Incivise
Литература к главе 9
Глава 10. Основы логического проектирования
КМОП-микросхем с пониженным
энергопотреблением
10.1. Основы логического синтеза КМОП-
микросхем с пониженным
энергопотреблением
10.2. Определение источников рассеиваемой
мощности
в КМОП-микросхемах
10.3. Вероятностная оценка вариантов
оптимизации
по прогнозируемой переключательной активности
узлов микросхемы
10.4. Выбор элементного базиса при
проектировании
КМОП-микросхем с пониженным
энергопотреблением
10.5. Логический синтез КМОП-микросхем в
базисе библиотечных
элементов
10.6. Оптимизация двухуровневых логических
схем с учетом
рассеивания мощности
10.7. Выбор базовых вентилей технологически
независимой
функциональной схемы
10.8. Оптимизация многоуровневых логических
схем из многовходовых
вентилей
10.9. Оптимизация многоуровневых логических
схем из двухвходовых
вентилей
10.10. Технологическое отображение
10.11. Оценка энергопотребления
спроектированных КМОП-микросхем
на логическом и схемотехническом уровнях
10.12. Технология проектирования КМОП-
микросхем с пониженным
энергопотреблением с использованием комплекса
ЭЛС
10.13. Архитектура программного комплекса ЭЛС
10.14. Функциональные возможности
программного комплекса ЭЛС
Литература к главе 10
Глава 11. Основы проектирования
кибербезопасных микросхем
и систем-на-кристалле
11.1. Основы безопасности проектирования
микросхем
11.1.1. Постановка задачи
11.1.2. Анализ типового маршрута
проектирования микросхем
11.1.3. Возможные типы атак
11.1.4. Основные различия между разработкой
безопасных
микросхем и разработкой безопасных программ
11.1.5. Жизненный цикл разработки безопасного
программного
обеспечения
11.1.6. Методы безопасного пректирования
микросхем
11.2. Программно-аппаратные методы
противодействия
аппаратным троянам в микросхемах
11.2.1. Защита данных
11.2.2. Защищенные архитектуры на RTL-уровне
11.2.3. Реконфигурируемые архитектуры
11.2.4. Репликация и другие методы защиты
11.3. Проектирование с целью обеспечения
безопасности
системы-на-кристалле
11.3.1. Введение в проблему
11.3.2. Описание структуры модуля безопасности
11.3.2.1. Введение в IP-инфраструктуры
11.3.2.2. Стандарт IEEE 1500
11.3.3. Структура модуля IIPS
11.3.4. Проектирование функций безопасности
IIPS
11.3.4.1. Модели атак и стратегии по устранению
их последствий
11.3.4.2. Примеры реализации простейших
безопасных
структур SoC
11.3.5. Протокол испытаний микросхемы согласно
стандарту
IEEE Std. 1500
11.3.5.1. Режимы работы элементов обвязки
микросхемы
11.3.5.2. Особенности протокола тестирования SoC
уровня IIPS
11.3.6. Результаты моделирования
демонстрационной версии
безопасной SoC
11.3.6.1. Временная диаграмма работы системы
11.3.6.2. Методики обнаружения аппаратных
троянов в SoC
11.3.6.3. Оценка необходимых аппаратные затрат
для выявления трояна
11.3.7. Описание дополнительных возможностей
блока IIPS
11.4. Безопасная архитектура SoC
11.4.1. Введение в проблему
11.4.2. Структура и принцип работы стандартной
шины SoC
11.4.3. Организация и принцип работы
дешифратора адреса
11.4.4. Структура и принцип работы блока
арбитра
11.4.5. Описание работы системы-на-кристалле
непосредственно
после обнаружения аппаратного трояна
11.4.6. Оценка аппаратных затрат на
реализацию метода
обеспечения безопасности
11.5. Использование "песочницы" как метода
защиты от аппаратных
троянов в SoC
11.5.1. Введение в проблему
11.5.2. Песочница как инструмент обеспечения
безопасности
11.5.3. Анализ сходных направлений решения
проблемы
безопасности проектирования SoC
11.5.4. Особенности организации процедур
перемещения
аппаратных троянов в песочницу при
проектировании SoC
11.5.5. Основные программные методы
помещения в песочницу
11.5.6. Типовая структура аппаратной песочницы
11.5.7. Описание типового процесса
проектирования
защищенной SoC
11.5.8. Анализ практических примеров
реализации песочницы в SoC ..
Литература к главе 11
Глава 12. Основы построения системы управления
качеством
изготовления субмикронных интегральных
микросхем на базе
тестовых структур
12.1. Методология организации
технологического тестового контроля
в процессе проектирования и производства
микроэлектронных изделий
12.1.1. Место и роль полупроводниковых
тестовых структур
в процессе изготовления интегральных микросхем
12.1.2. Классификация технологических
тестовых структур
12.1.3. Способы размещения тестовых структур
на полупроводниковых пластинах
12.2. Принципы организации контроля процесса
изготовления
микросхем с использованием тестовых структур
12.2.1. Оценка качества процесса на основе
метода
межоперационного контроля пластин
12.2.2. Типовой состав тестового модуля
контроля
производственных процессов
12.2.3. Типовой состав тестовых структур для
контроля качества
субмикронных микросхем
12.2.4. Статистическая обработка результатов
измерений
тестовых структур
12.3. Прогнозирование процента выхода
годных микросхем
по результатам тестового контроля
12.3.1. Особенности моделирования процента
выхода годных
микросхем
12.3.2. Модель пооперационного разделения
дефектности
технологического процесса изготовления
микросхем
12.4. Типовая структура системы тестового
контроля качества
технологических процессов
12.4.1. Особенности организации тестовых
модулей
для биполярных и КМОП-микросхем
12.4.2. Типовой пример применения тестовых
модулей
для анализа технологического процесса
изготовления в условиях серийного производства
12.5. Основные технологические факторы,
влияющие на надежность
микроэлектронных изделий
12.5.1. Основы теории надежности
полупроводниковых приборов
и интегральных микросхем
12.5.2. Пути повышения надежности системы
металлизации
интегральных микросхем и полупроводниковых
приборов
Литература к главе 12
Глава 13. Основные тенденции развития, проблемы
и угрозы современной микроэлектроники
13.1. Форсайт как инструмент долгосрочного
прогнозирования
научно-технического развития
13.2. Основные направления развития
современной
микроэлектроники
13.3. Использование новых материалов
13.4. Смена драйверов развития
13.5. Особенности экономики субмикронного
производства
13.6. Усиление деструктивного действия
эффекта Yield Killer
13.7. Состояние и перспективы развития
технологии FinFET в Китае
13.8. Технологические проблемы современной
микроэлектроники
13.9. Тенденции развития космической
микроэлектроники
13.10. Интегральная фотоника - новый этап в
развитии
микроэлектроники
13.11. Основы квантовой микроэлектроники
13.12. Изменение парадигмы проектирования
микросхем
13.13. Современная микроэлектроника и
кибербезопасность
13.14. Принципиальные отличия
"отечественных" и "зарубежных" концепций
разработки и использования ЭКБ
при проектировании РЭА
13.15. Микроэлектронная промышленность как
основа суверенитета
России
Литература к главе 13
Глава 14. Технологии корпусирования микросхем
14.1. Основные тенденции развития
технологий корпусирования
микросхем
14.2. BGA-технология сборки кристаллов
14.3. Технология монтажа кристаллов на плату
14.4. Многокристальные модули и печатные
платы
14.5. Основные тенденции развития
технологий корпусирования
высокоскоростных микроэлектронных устройств
14.5.1. Тенденция уменьшения шага выводов
корпуса микросхем
14.5.2. Технология сборки на пластине (WLP)
14.6. Технологии TSV сборки микросхем
14.7. Особенности сборки 3D-изделий с
использованием технологии
"flip-chip"
14.8. Основные тенденции развития
технологии корпусирования микроэлектронных
изделий космического и военного назначения ..
14.9. Специализированные радиационно-защитные
корпуса
микросхем
14.9.1. Современные материалы и конструкции
корпусов
с интегрированными элементами радиационной
защиты
14.9.2. Экспериментальные исследования
экранов
радиационной защиты на основе различных
материалов
14.9.3. Корпуса для микросхем с ЭРЗ на основе
композитного
материала W-CU
Литература к главе 14