32-битные микропроцессоры и микроконтроллеры SuperН
Фудзисава Юкихо
Код товара: 508809
(0 оценок)Оценить
ОтзывНаписать отзыв
ВопросЗадать вопрос
1 / 3
PDF
1 / 3
Cерия:
Переводчик:
Описание
Характеристики
В книге описывается семейство SuperH - группа встраиваемых процессоров компании Renesas с оригинальной RISC-архитектурой, ориентированных на использование как в качестве микроконтроллеров (SH-1/SH-2), так и микропроцессоров (SH-3/SH-4), причем основное внимание уделяется последним.
Описывается архитектура процессоров, приводятся примеры программ, задействующих различные их узлы, а также даются описания программных средств и примеры их использования при проектировании устройств на базе SuperH. Рассмотрены принципы работы MMU, кэш-памяти и SDRAM и то, как они влияют на производительность системы.
Предназначена для инженеров-разработчиков, будет полезна студентам соответствующих специальностей, а также широкому кругу читателей, которые хотят узнать о микропроцессорах семейства SuperH.
Описывается архитектура процессоров, приводятся примеры программ, задействующих различные их узлы, а также даются описания программных средств и примеры их использования при проектировании устройств на базе SuperH. Рассмотрены принципы работы MMU, кэш-памяти и SDRAM и то, как они влияют на производительность системы.
Предназначена для инженеров-разработчиков, будет полезна студентам соответствующих специальностей, а также широкому кругу читателей, которые хотят узнать о микропроцессорах семейства SuperH.
код в Майшоп
508809
возрастная категория
18+ (нет данных)
количество томов
1
количество страниц
360 стр.
размеры
235x165x16 мм
формат
70x100/16 (170x240) мм
ISBN
978-5-94120-206-5
тип бумаги
офсетная (60-220 г/м2)
цвет
Белый
стандарт
8 шт.
вес
468 г
электронная книга
http://globalf5.com/Knigi/Nauka-Obrazovanie/Inzhnnerno-tehnicheskie-nauki/Elektronika-radiotehnika-i/Radiotehnika/32-bitnye-mikroprocessory-i?ref=b08f399f
язык
Русский
переплёт
Мягкая обложка
Содержание
От автора
Глава 1. Архитектура центрального процессора
Глава 2. Кэш-память
Глава 3. Блок управления памятью, MMU
Глава 4. Геометрический процессор
Глава 5. Механизм обработки исключений
Глава 6. Архитектура DSP
Глава 7. Среда разработки
Глава 8. Интерфейс памяти
Глава 9. Встроенные периферийные устройства.
Глава 10. Операционные системы
Приложение
Глава 1. Архитектура центрального процессора
Глава 2. Кэш-память
Глава 3. Блок управления памятью, MMU
Глава 4. Геометрический процессор
Глава 5. Механизм обработки исключений
Глава 6. Архитектура DSP
Глава 7. Среда разработки
Глава 8. Интерфейс памяти
Глава 9. Встроенные периферийные устройства.
Глава 10. Операционные системы
Приложение
Отзывы
Вопросы
Поделитесь своим мнением об этом товаре с другими покупателями — будьте первыми!
Дарим бонусы за отзывы!
За какие отзывы можно получить бонусы?
- За уникальные, информативные отзывы, прошедшие модерацию
Как получить больше бонусов за отзыв?
- Публикуйте фото или видео к отзыву
- Пишите отзывы на товары с меткой "Бонусы за отзыв"
Задайте вопрос, чтобы узнать больше о товаре
Если вы обнаружили ошибку в описании товара «32-битные микропроцессоры и микроконтроллеры SuperН» (авторы: Фудзисава Юкихо), то выделите её мышкой и нажмите Ctrl+Enter. Спасибо, что помогаете нам стать лучше!